Skip to main content
تشغيل أي مهارة في Manus
بنقرة واحدة

rtl-lint-auditor

النجوم٤
التفرعات٣
آخر تحديث٢٦ أبريل ٢٠٢٦ في ٠٣:٢٩

Review synthesizable SystemVerilog for static RTL issues such as inferred latches, reset mismatches, width hazards, and multi-driver structure. Use this skill whenever generated RTL needs a deterministic front-end lint audit before CDC, RDC, or timing review.

التثبيت

التثبيت باستخدام Codex أو Claude انسخ هذا Prompt والصقه في Codex أو Claude أو مساعد آخر ليراجع صفحة Skill ويثبّتها لك.

SKILL.md
readonly