Skip to main content
تشغيل أي مهارة في Manus
بنقرة واحدة

rtl-lint-auditor

Review synthesizable SystemVerilog for static RTL issues such as inferred latches, reset mismatches, width hazards, and multi-driver structure. Use this skill whenever generated RTL needs a deterministic front-end lint audit before CDC, RDC, or timing review.

نظرة عامة

Review synthesizable SystemVerilog for static RTL issues such as inferred latches, reset mismatches, width hazards, and multi-driver structure. Use this skill whenever generated RTL needs a deterministic front-end lint audit before CDC, RDC, or timing review.

أمر التثبيت
npx skills add https://github.com/asicdesign-ai/asic-ai-workflows --skill rtl-lint-auditor

انسخ والصق هذا الأمر في Claude Code لتثبيت المهارة

النجوم٣
التفرعات٢
آخر تحديث٢٦ أبريل ٢٠٢٦ في ٠٣:٢٩
SKILL.md
readonly