Skip to main content
Exécutez n'importe quel Skill dans Manus
en un clic
Logic-Design-Services
Profil créateur GitHub

Logic-Design-Services

Vue par dépôt de 3 skills collectés dans 1 dépôts GitHub.

skills collectés
3
dépôts
1
mis à jour
2026-07-16
carte des dépôts

Où se trouvent les skills

Principaux dépôts par nombre de skills collectés, avec leur part dans ce catalogue créateur et leur couverture métier.

explorateur de dépôts

Dépôts et skills représentatifs

ctu-can-fd-naming-conventions
Développeurs de logiciels

VHDL naming/coding-style conventions enforced across this repo's RTL (src/) and testbench (test/, excluding test/main_tb/iso-16845-compliance-tests) — prefixes for processes, instances, generate statements, generics, constants, types, FSM states, and signal/register naming idioms. Load this to check whether new or existing VHDL code in this repo follows the established style, or before renaming/refactoring identifiers. Triggers on: naming convention, coding style, style check, lint, p_ prefix, i_ prefix, g_ prefix, G_ generic, C_ constant, t_ type.

2026-07-16
ctu-can-fd-tb-architecture
Ingénieurs électroniques (sauf informatique)

Architecture map of the CTU CAN FD VHDL testbench in test/main_tb — TB hierarchy, the 10 VIP agents and their communication protocol, feature-test conventions, reference-test flow, and functional coverage mechanism. Load this before writing/modifying a feature test, touching an agent under test/main_tb/agents, or answering questions about how the TB drives/checks the DUT. Does not cover test/main_tb/iso-16845-compliance-tests. Triggers on: feature test, ftest, feature_test_agent, can_agent, memory_bus_agent, reset_agent, clock_agent, timestamp_agent, interrupt_agent, test_probe_agent, test_controller_agent, reference_test_agent, functional_coverage_agent, tb_top, ctu_can_fd_vip, com_channel, check_m.

2026-07-15
ctu-can-fd-rtl-architecture
Ingénieurs électroniques (sauf informatique)

Architecture map of the CTU CAN FD VHDL RTL in src/ — subsystem responsibilities, data flow, key state machines, and known refactor-in-progress spots. Load this before making non-trivial changes to src/, reviewing a diff under src/, or answering questions about how the core works (protocol_control_fsm, bit stuffing, fault confinement, bit timing/SSP, RX/TX buffers, TXT buffer backup mode, frame filters, register/interrupt infrastructure). Triggers on: can_core, protocol_control, bus_sampling, prescaler, rx_buffer, tx_arbitrator, txt_buffer, frame_filters, memory_registers, interrupt_manager, bit stuffing/destuffing, SSP/secondary sample point, fault confinement, TEC/REC, bus-off, backup buffer / TXBBM.

2026-07-15
1 dépôts affichés sur 1
Tous les dépôts sont affichés