メニュー
"verification_workflow 流水线的第 2 步。将验证目标（来自第 1 步）分解为完整的、按类别划分的测试点列表——回答"需要验证什么"，而不关心"怎么验证"。测试点来源包括：Spec 显式要求、隐式推断、行业/协议规范、历史教训。触发条件：由 verification_workflow 在第 2 步调用，或用户直接需要为某个 IP/模块分解测试点时触发。"
Codex または Claude でインストール この Prompt をコピーして Codex、Claude、または他のアシスタントに貼り付けると、Skill ページを確認してインストールできます。
SOC 職業分類に基づく
Generate repository-ready ring bus topology Python and test driver files from a markdown architecture description, then optionally run the generated test script to produce build_logic RTL output and execute rtl_qc VCS compilation. Use when the user provides a .md ring bus architecture, wants MemTopo.py plus test_xxx.py, asks for markdown to rtl generation, ring_for_pd style topology generation, or wants an end-to-end markdown to build_logic to VCS flow.
Use when processing RTL modules at the microarchitecture level - including FIFO, state machines, counters, arbiters, decoders, or any Verilog/SystemVerilog hardware design. Load this skill immediately upon identifying RTL design tasks, before diving into brainstorming，planning or implementation.
verification_workflow 流水线的第 8 步。读取第 4 步输出的 verification-sim-tc-defines.md 中每条 TC 的 Checker 字段，编写两类检查代码：（1）在接口文件中实现 SVA assert property 捕获时序不变式；（2）若 tb-arch 规划了 Scoreboard，实现 Scoreboard 的数据比对逻辑。若存在 UVM/TB coding style 相关 skill，在开始编码前必须先加载。输出为接口文件中的 SVA 属性块 + tb/env/<dut>_scoreboard.sv。触发条件：由 verification_workflow 在第 8 步调用，或用户直接需要为已定义的 TC Checker 生成断言或 Scoreboard 代码时触发。
verification_workflow 流水线的第 7 步。读取第 4 步输出的 verification-sim-tc-defines.md 中每条 TC 的 Coverage 字段，结合第 5 步输出的 verification-tb-arch.md 中的 Monitor/Subscriber 分配，为每条 TC 编写 UVM 功能覆盖率代码（covergroup / coverpoint / bins）。若存在 UVM/TB coding style 相关 skill，在开始编码前必须先加载。输出为 tb/env/<dut>_func_cov.sv 覆盖率收集器文件。触发条件：由 verification_workflow 在第 7 步调用，或用户直接需要为已定义的 TC Coverage 生成功能覆盖率代码时触发。
verification_workflow 流水线的第 6 步。读取第 4 步输出的 verification-sim-tc-defines.md 中每条 TC 的 Stim 字段，结合第 5 步输出的 verification-tb-arch.md 中的 Agent/Sequencer 分配，为每条 TC 编写 UVM Sequence 激励代码。若存在 UVM/TB coding style 相关 skill，在开始编码前必须先加载。输出为 tb/sequences/ 目录下每条 TC 对应的 .sv 激励序列文件。触发条件：由 verification_workflow 在第 6 步调用，或用户直接需要为已定义的 TC Stim 生成 UVM Sequence 代码时触发。
verification_workflow 流水线的第 5 步。读取第 4 步输出的 verification-sim-tc-defines.md，分析所有测试用例三元组的 Stim/Coverage/Checker 需求，决策如何构建基于 UVM 的 Testbench 架构——包括需要哪些组件、组件间的连接关系、哪些组件可复用已有 VIP、哪些组件需要自行开发。输出为 verification-tb-arch.md，包含完整的 TB 组件清单、层次结构图、接口/VIP 决策以及开发任务分配。触发条件：由 verification_workflow 在第 5 步调用，或用户直接需要为一批 SIM 测试用例规划 UVM TB 架构时触发。
| name | verification-testpoint |
| description | "verification_workflow 流水线的第 2 步。将验证目标（来自第 1 步）分解为完整的、按类别划分的测试点列表——回答"需要验证什么"，而不关心"怎么验证"。测试点来源包括：Spec 显式要求、隐式推断、行业/协议规范、历史教训。触发条件：由 verification_workflow 在第 2 步调用，或用户直接需要为某个 IP/模块分解测试点时触发。" |
本 skill 是 verification_workflow 流水线的第 2 步。
目标：将所有验证目标分解为完整的、按类别划分的具体测试点列表——每条测试点回答的问题是："需要验证哪个具体行为或属性？"
关键约束：本 skill 只输出验证什么，而不涉及如何验证。
- ✅ "验证当 FIFO 计数达到最大深度时，full 标志正确拉高。"
- ❌ "编写一个定向测试用例将 FIFO 填满到最大深度。" ← 这属于策略层（第 3 步）。
输入：
verification-targets.md（来自第 1 步的输出）输出：verification-testpoints.md —— 编号、分类的测试点列表
从以下四个来源中提取测试点，一条也不能遗漏。
逐节阅读 Spec，提取所有明确陈述的要求：
规则：每条独立需求 → 至少一条测试点。
超越文字，对每个 feature 追问：
规则：每个不显而易见的隐式行为 → 一条测试点。
若 DUT 实现了标准接口或协议（AXI、AHB、APB、PCIe、USB、I2C、SPI 等），需包含以下测试点：
规则：引用相关标准；对每条强制合规要求添加测试点。
针对此类 IP 类型，应用已知常见故障模式：
规则：对每条适用于本 DUT 类型的历史教训，添加一条测试点。
每条测试点归入以下分类之一：
| 类别标签 | 覆盖内容 |
|---|---|
[FUNC] | 来自 Spec 的核心功能行为 |
[INTF] | 接口协议合规性（AXI、APB、自定义总线等） |
[CLK_RST] | 时钟 / 复位行为、同步器正确性 |
[CORNER] | 边界/极端条件及隐式边缘行为 |
[PERF] | 性能：吞吐量、延迟、带宽（仅当存在性能验证目标时） |
[LOW_PWR] | Power gating、clock gating、retention 行为 |
[SAFETY] | 错误注入、ECC 奇偶校验、故障检测 |
[INTEG] | 集成 / 连通性（来源于连通性验证目标） |
在最终输出之前，逐项过一遍以下检查清单：
verification-targets.md 中的每条功能目标至少对应一条测试点生成 verification-testpoints.md，结构如下：
# 验证测试点 — <DUT 名称>
## 摘要
测试点总数：<N>
各类别分布：FUNC(<n>)、INTF(<n>)、CLK_RST(<n>)、CORNER(<n>)、PERF(<n>)、LOW_PWR(<n>)、SAFETY(<n>)、INTEG(<n>)
## 测试点列表
### 功能类 [FUNC]
| ID | 测试点描述 | 来源 | 关联目标 |
|----|-----------|------|----------|
| TP-FUNC-001 | <需要验证什么> | Spec §<章节> | FT-001 |
| TP-FUNC-002 | <需要验证什么> | 隐式推断 | FT-001 |
...
### 接口类 [INTF]
| ID | 测试点描述 | 来源 | 关联目标 |
|----|-----------|------|----------|
| TP-INTF-001 | <需要验证什么> | AXI4 规范 §... | FT-002 |
...
### 时钟/复位类 [CLK_RST]
...
### 极端条件类 [CORNER]
...
### 性能类 [PERF]
...
### 低功耗类 [LOW_PWR]
...
### 功能安全类 [SAFETY]
...
### 集成类 [INTEG]
...
本步骤完成后：
verification-testpoints.md。verification-strategy）。