메뉴
在 wiki/cbb/ 搜索可复用 Common Building Block（sync-fifo / 2ff-sync / clock-gate 等），返回匹配模板路径。bba-architect 在 MAS 中识别复用组件时调用。触发场景：(1) bba-architect 拆分子模块识别 CBB；(2) 显式 /bb-search-cbb。
Codex 또는 Claude로 설치 이 Prompt를 복사해 Codex, Claude 또는 다른 어시스턴트에 붙여 넣으면 Skill 페이지를 검토하고 설치를 진행할 수 있습니다.
SOC 직업 분류 기준
| name | bb-search-cbb |
| description | 在 wiki/cbb/ 搜索可复用 Common Building Block（sync-fifo / 2ff-sync / clock-gate 等），返回匹配模板路径。bba-architect 在 MAS 中识别复用组件时调用。触发场景：(1) bba-architect 拆分子模块识别 CBB；(2) 显式 /bb-search-cbb。 |
| user-invocable | true |
按 pattern 搜索 wiki/cbb/ 目录，输出可复用 CBB 列表。调用方据匹配进一步获取接口模板。
bba-architectbb-get-interface-template（获取详细接口）| arg | type | required | 默认 | 说明 |
|---|---|---|---|---|
| pattern | string | true | — | CBB 关键词（sync-fifo / 2ff / clock-gate） |
| max_results | int | false | 10 | 最多返回条数 |
| field | 值 |
|---|---|
artifact_path | — |
matches | [{cbb_name:str, file:path}] |
count | int |
valid | bool |
rg -i "<pattern>" wiki/cbb/ --include="*.md" -l --max-count=<max_results>
scripts/run_search.py：timeout 30 bash -c "<cmd>" > <out> 2>&1
scripts/parse_cbb_list.py：
.md 作为 cbb_name返回 JSON。bba-architect 据 cbb_name 调 bb-get-interface-template 取接口表。
| 状态 | 行动 |
|---|---|
| count>0 | 调用方进入接口模板提取 |
| count==0 | 该子模块在 MAS 中标 reuse: none，需从头实现 |
wiki/cbb/
├── sync-fifo.md
├── 2ff-sync.md
└── clock-gate.md
scripts/render_search.py、scripts/run_search.py、scripts/parse_cbb_list.pyreferences/cbb_catalog.md — CBB 一览（含参数/适用场景）基于 AST 检查 CDC/RDC 违例：对比 MAS clock_domains 找跨域信号，检查是否被 2ff-sync CBB 保护。触发场景：(1) bba-guru-synthesis 综合前；(2) 显式 /bb-check-cdc。
调用 verible-verilog-lint 检查 SV 源码。src 必须可综合（零 syntax error），tb 允许 verification constructs。发现 src error 时自动修复重检（max 3 iter）。触发：(1) bba-guru-rtl 生成后；(2) RTL 修复重检；(3) 显式 /bb-check-lint。
解析 Verilator coverage.dat + sim log，输出 functional + code coverage 数值，判断是否 100% 达标。触发场景：(1) bb-invoke-verilator 后；(2) 每次回归后；(3) 显式 /bb-collect-coverage。
从 MAS（io_ring/pad_list/clock_plan）+ 综合网表生成 Magic floorplan TCL，交给 bb-invoke-magic 执行。触发场景：(1) bba-guru-pd 综合后做 floorplan；(2) DRC 失败后调整 utilization 重生成；(3) 显式 /bb-create-floorplan。
从 MAS（clock_domains / io_timing / path_exceptions）派生 Synopsys SDC 时序约束文件，OpenSTA 语法校验。触发场景：(1) bba-guru-synthesis 综合前；(2) post-PD timing fail 修订约束；(3) 显式 /bb-create-sdc。
扫描 RTL 目录提取模块层次依赖，拓扑排序后写 file_list.f（叶模块在前，top 在最后），供 Yosys/Verilator 使用。触发场景：(1) bba-guru-rtl 生成 RTL 后生成 file_list；(2) 显式 /bb-find-module-deps。