readable-verilog-generatorالمهنةمطوّرو البرمجياتالوصفUse when creating, writing, reviewing, annotating, repairing, refactoring, or validating readable Verilog RTL, including synthesizable Verilog-2001 .v files, existing-RTL analysis, semantic comment annotation, testbench scaffold planning, ASIC-quality review,…لغة النص الأصلي: الإنجليزيةآخر تحديث2026-08-25