Run any Skill in Manus with one click

chip-interface-contractor

Stars21

Forks8

UpdatedMay 18, 2026 at 08:25

Use when defining module interface contracts. Triggers on '接口契约', 'interface contract', '信号列表', '接口定义', '端口定义', '接口时序'. Defines signal list, timing, protocol behavior and SVA for module interfaces.

Installation

Install with Codex or Claude Copy this prompt, paste it into Codex, Claude, or another assistant, and let it review the skill page and install it for you.

Run Skill in Manus

Source

zhaixin244-wq

zhaixin244-wq/fnw

View GitHub Repository View Creator Repositories

Download

Run Skill in Manus

Related occupationsSOC

Based on SOC occupation classification

Electronics Engineers, Except ComputerArchitecture and Engineering Occupations·SOC 17-2072

SKILL.md

readonly

name	chip-interface-contractor
description	Use when defining module interface contracts. Triggers on '接口契约', 'interface contract', '信号列表', '接口定义', '端口定义', '接口时序'. Defines signal list, timing, protocol behavior and SVA for module interfaces.

Chip Interface Contractor

任务

输出工业级精确的模块接口契约文档。

执行步骤

确认接口类型（AXI4/ACE/CHI/TileLink/自定义握手/APB/AHB 等）。
生成端口列表表格： | 信号名 | 方向 | 位宽 | 时钟域 | 复位值 | 描述 |
定义时序参数表格： | 参数名 | 最小值 | 典型值 | 最大值 | 单位 | 条件 |
描述事务级行为（VALID/READY 握手规则、突发传输顺序、原子操作支持）。
生成关键协议的 SystemVerilog Assertion 模板（如握手不丢数据、无组合环路、复位后稳定等）。
标注 CDC 相关信号（若为跨时钟域接口）及同步策略。

输出格式

端口列表（Markdown 表格）
时序参数表
事务行为描述（条目式）
SVA 断言代码块（```systemverilog）
接口约束与风险提示

使用示例

示例 1：

用户：「为 data_adpt 的上游 AXI4 接口定义接口契约」
行为：确认 AXI4 协议和 Slave 角色，生成端口列表表格（信号名/方向/位宽/时钟域/复位值），定义时序参数（setup/hold），生成 SVA 断言模板

示例 2：

用户：「帮我定义 buf_mgr 与 ctrl_fsm 之间的自定义握手接口」
行为：按 Valid-Ready 协议生成端口列表，定义握手时序参数，生成握手稳定性 SVA（valid && !ready |=> valid），标注 CDC 信号

异常处理

场景	触发条件	处理动作
协议版本未指定	用户未明确 AXI4/ACE/CHI 版本	默认使用最新版本，标注 `[PROTO-ASSUMED]`
接口类型未知	非标准协议且无参考文档	按自定义握手协议处理，标注 `[PROTO-CUSTOM]`
CDC 信号未标注	跨时钟域接口缺少同步策略	标注 `[CDC-TODO]`，提示用户补充同步方案

检查点

检查前：

确认接口类型（AXI4/APB/自定义等）已明确
确认模块角色（Master/Slave）已确定

检查后：

确认端口列表包含所有信号且位宽正确
确认时序参数表已生成
确认 SVA 断言覆盖握手稳定性和数据稳定性

More from this repository

same repository

autoresearch

zhaixin244-wq/fnw

Autonomous iterative research loop. Takes a topic, runs web searches, fetches sources, synthesizes findings, and files everything into the wiki as structured pages. Based on Karpathy's autoresearch pattern: program.md configures objectives and constraints, the loop runs until depth is reached, output goes directly into the knowledge base. Triggers on: "/autoresearch", "autoresearch", "research [topic]", "deep dive into [topic]", "investigate [topic]", "find everything about [topic]", "research and file", "go research", "build a wiki on".

2026-06-0121

canvas

zhaixin244-wq/fnw

Visual layer of the wiki. Add images, text cards, PDFs, and wiki pages to Obsidian canvas files with auto-positioning inside zones. Integrates with /banana for image capture. Triggers on: /canvas, canvas new, canvas add image, canvas add text, canvas add pdf, canvas add note, canvas zone, canvas list, canvas from banana, add to canvas, put this on the canvas, open canvas, create canvas.

2026-06-0121

chip-lint-checker

zhaixin244-wq/fnw

Use when running RTL lint checks. Triggers on 'lint', 'verilator', 'verible', 'spyglass', '语法检查', '可综合性', '组合环路', 'latch检查', 'rtl lint', 'lint检查'. Supports multiple EDA tools with auto-detection.

2026-06-0121

chip-lint-resolver

zhaixin244-wq/fnw

Use when processing vc-spyglass lint log output to resolve violations. Maps lint rules to JMTAG execution levels, proposes RTL fixes or generates waive files. Triggered by keywords like spyglass, lint log, lint violation, JMTAG, waive file, lint rules.

2026-06-0121

chip-sdc-generator

zhaixin244-wq/fnw

Use when generating comprehensive SDC timing constraints from FS/microarch documents. Triggers on '生成SDC', 'SDC约束', 'timing constraints', '时序约束文件', 'write SDC', 'SDC文件'. Produces production-quality SDC covering clocks, I/O, design rules, timing exceptions, and area/power constraints.

2026-06-0121

chip-spyglass-cdc-chk

zhaixin244-wq/fnw

Use when running SpyGlass CDC checks on RTL. Triggers on 'cdc检查', 'cdc check', 'spyglass cdc', '跨时钟域检查', 'cdc验证', 'clock domain crossing', 'cdc setup', 'cdc_verify'. Generates SGDC constraints, runs CDC goals, produces violation reports.

2026-06-0121

name	chip-interface-contractor
description	Use when defining module interface contracts. Triggers on '接口契约', 'interface contract', '信号列表', '接口定义', '端口定义', '接口时序'. Defines signal list, timing, protocol behavior and SVA for module interfaces.

Chip Interface Contractor

任务

输出工业级精确的模块接口契约文档。

执行步骤

确认接口类型（AXI4/ACE/CHI/TileLink/自定义握手/APB/AHB 等）。
生成端口列表表格： | 信号名 | 方向 | 位宽 | 时钟域 | 复位值 | 描述 |
定义时序参数表格： | 参数名 | 最小值 | 典型值 | 最大值 | 单位 | 条件 |
描述事务级行为（VALID/READY 握手规则、突发传输顺序、原子操作支持）。
生成关键协议的 SystemVerilog Assertion 模板（如握手不丢数据、无组合环路、复位后稳定等）。
标注 CDC 相关信号（若为跨时钟域接口）及同步策略。

输出格式

端口列表（Markdown 表格）
时序参数表
事务行为描述（条目式）
SVA 断言代码块（```systemverilog）
接口约束与风险提示

使用示例

示例 1：

用户：「为 data_adpt 的上游 AXI4 接口定义接口契约」
行为：确认 AXI4 协议和 Slave 角色，生成端口列表表格（信号名/方向/位宽/时钟域/复位值），定义时序参数（setup/hold），生成 SVA 断言模板

示例 2：

用户：「帮我定义 buf_mgr 与 ctrl_fsm 之间的自定义握手接口」
行为：按 Valid-Ready 协议生成端口列表，定义握手时序参数，生成握手稳定性 SVA（valid && !ready |=> valid），标注 CDC 信号

异常处理

场景	触发条件	处理动作
协议版本未指定	用户未明确 AXI4/ACE/CHI 版本	默认使用最新版本，标注 `[PROTO-ASSUMED]`
接口类型未知	非标准协议且无参考文档	按自定义握手协议处理，标注 `[PROTO-CUSTOM]`
CDC 信号未标注	跨时钟域接口缺少同步策略	标注 `[CDC-TODO]`，提示用户补充同步方案

检查点

检查前：

确认接口类型（AXI4/APB/自定义等）已明确
确认模块角色（Master/Slave）已确定

检查后：

确认端口列表包含所有信号且位宽正确
确认时序参数表已生成
确认 SVA 断言覆盖握手稳定性和数据稳定性