ocupación
Ingenieros electrónicos (excepto computadoras)
descripción
Master FPGA skill covering Vivado, SystemVerilog/Verilog/VHDL, RTL design, timing closure, CDC, AXI interfaces, FSMs, pipelines, memory interfaces, HLS, verification, and hardware optimization. Uses Context7 MCP for up-to-date library docs. Use when FPGA,…
Idioma del texto original: inglés
actualizado