メニュー
读取指定 CBB / protocol wiki 文件，解析其 ## Interface / ## Ports section，返回结构化端口表 + 参数表。bba-architect 用于填入 MAS 模块接口。触发场景：(1) bb-search-cbb 命中后取详细接口；(2) 显式 /bb-get-interface-template。
Codex または Claude でインストール この Prompt をコピーして Codex、Claude、または他のアシスタントに貼り付けると、Skill ページを確認してインストールできます。
SOC 職業分類に基づく
| name | bb-get-interface-template |
| description | 读取指定 CBB / protocol wiki 文件，解析其 ## Interface / ## Ports section，返回结构化端口表 + 参数表。bba-architect 用于填入 MAS 模块接口。触发场景：(1) bb-search-cbb 命中后取详细接口；(2) 显式 /bb-get-interface-template。 |
| user-invocable | true |
按 template_name 查 wiki/cbb/ 或 wiki/protocols/ 中对应 .md，提取 ## Interface / ## Ports 表格 → JSON。
bba-architectbb-search-cbb / bb-search-protocol| arg | type | required | 默认 | 说明 |
|---|---|---|---|---|
| template_name | string | true | — | CBB 或协议名（sync-fifo/uart/axi4-lite） |
| section | string | false | interface | interface | ports | parameters |
| field | 值 |
|---|---|
artifact_path | — |
template_name | str |
source_file | path |
ports | [{name,direction,width,description}] |
parameters | [{name,default}] |
valid | bool |
error | string|null |
scripts/locate_template.py：优先 wiki/cbb/<name>.md，其次 wiki/protocols/<name>.md；都不存在 → error="template not found: <name>"。
Python 直接读取目标文件全文（无需 shell）。
scripts/parse_md_tables.py：
## Interface / ## Ports / ## Parameters 标题name / direction / width / description 解析为 list[dict]返回 JSON。bba-architect 把 ports 写到 MAS 对应模块的 interface.ports。
| 状态 | 行动 |
|---|---|
| valid=true | 写入 MAS |
| 文件不存在 | error="template not found" |
| Section 找不到 | error="section <name> not found" |
| 表格格式错 | error="malformed table"；fallback：返回原始 markdown |
scripts/locate_template.py、scripts/parse_md_tables.pyreferences/wiki_section_conventions.md — wiki markdown 标题/表头约定基于 AST 检查 CDC/RDC 违例：对比 MAS clock_domains 找跨域信号，检查是否被 2ff-sync CBB 保护。触发场景：(1) bba-guru-synthesis 综合前；(2) 显式 /bb-check-cdc。
调用 verible-verilog-lint 检查 SV 源码。src 必须可综合（零 syntax error），tb 允许 verification constructs。发现 src error 时自动修复重检（max 3 iter）。触发：(1) bba-guru-rtl 生成后；(2) RTL 修复重检；(3) 显式 /bb-check-lint。
解析 Verilator coverage.dat + sim log，输出 functional + code coverage 数值，判断是否 100% 达标。触发场景：(1) bb-invoke-verilator 后；(2) 每次回归后；(3) 显式 /bb-collect-coverage。
从 MAS（io_ring/pad_list/clock_plan）+ 综合网表生成 Magic floorplan TCL，交给 bb-invoke-magic 执行。触发场景：(1) bba-guru-pd 综合后做 floorplan；(2) DRC 失败后调整 utilization 重生成；(3) 显式 /bb-create-floorplan。
从 MAS（clock_domains / io_timing / path_exceptions）派生 Synopsys SDC 时序约束文件，OpenSTA 语法校验。触发场景：(1) bba-guru-synthesis 综合前；(2) post-PD timing fail 修订约束；(3) 显式 /bb-create-sdc。
扫描 RTL 目录提取模块层次依赖，拓扑排序后写 file_list.f（叶模块在前，top 在最后），供 Yosys/Verilator 使用。触发场景：(1) bba-guru-rtl 生成 RTL 后生成 file_list；(2) 显式 /bb-find-module-deps。