メニュー
Schematic design rules and standards for EasyEDA Pro. Invoke when user needs to understand signal flow conventions, layout standards, naming conventions, or professional schematic design principles.
デフォルトでは、最初にソースを確認する Prompt が選択されています。直接コマンドに切り替えるか、ローカルコピーをダウンロードすることもできます。
インストールを決める前に、SKILL.md と SkillsMP に表示されている付属ファイルをお読みください。
SOC 職業分類に基づく
Codex または Claude でインストール この Prompt をコピーして Codex、Claude、または他のアシスタントに貼り付けると、Skill ページを確認してインストールできます。
直接コマンドでは確認用 Prompt が省略されます。実行前にソースを確認してください。
npx skills add https://github.com/kukucaiCndy/embedded_ai_skills --skill easyeda-draw-rulesコマンドは1行のまま表示されます。コピー前に横へスクロールして全体を確認してください。
ローカルで確認しますか？SkillsMP が現在取得できるファイルをダウンロードできます。
SKILL.md を表示中
EasyEDA Pro API skill for AI agents. Use when working with EasyEDA Pro EDA software, including PCB design, schematic editing, footprint/symbol management, and project operations. Supports live debugging in EasyEDA and EasyEDA extension development. Provides complete API reference (120+ classes, 62 enums, 70 interfaces), extension-development documentation, and a WebSocket bridge server to execute code in the running EasyEDA Pro client. Trigger on: "嘉立创EDA，启动！", "立创EDA，启动！", "EDA，启动！", "EasyEDA", "PCB", "schematic", "footprint", "EDA", "circuit board", "嘉立创EDA", "原理图", "PCB设计". **IMPORTANT**: 嘉立创EDA's English name is **EasyEDA**. They are the SAME product. Never use other transliterations like "EasyEDA Pro" (unless specifically versioned), "EASYEDA", "easyeda", etc. Always use "EasyEDA" for English references and "嘉立创EDA" for Chinese references.
Schematic verification and quality checking for EasyEDA Pro. Invoke when verifying layout, checking for overlaps, validating designators, or running design rule checks.
Multi-agent orchestration pattern for drawing EasyEDA Pro schematics. Invoke when drawing a complete schematic from a design document. Coordinates a main planner agent, per-module drawer sub-agents, and reviewer sub-agents in a check-fix loop.
| name | easyeda-draw-rules |
| description | Schematic design rules and standards for EasyEDA Pro. Invoke when user needs to understand signal flow conventions, layout standards, naming conventions, or professional schematic design principles. |
基于行业标准和最佳实践的 EasyEDA 原理图设计规范。
信号以可预测的方向流动，与阅读文本的方式匹配。
输入(左侧) → 处理 → 输出(右侧)
示例:
传感器 → 放大器 → ADC → 微控制器 → DAC → 驱动器 → 电机
较高的电压在顶部，较低的电压（地）在底部。
顶部: VCC, VDD, +12V, +5V, +3.3V
中间: 信号路径、元件
底部: GND, VSS, 负电源轨
反馈路径从右向左布线，与前向信号路径区分。
将元件组织成逻辑功能块，用矩形或视觉分隔划分：
多页原理图包含顶层框图，显示系统架构。
所有元件对齐到一致的网格（通常 100 mil = 2.54mm）。
EasyEDA 操作: 查看 → 网格设置 → 100 mil，使用对齐网格 (G 键)。
去耦电容在视觉上放置在其相关 IC 旁边。
重新排列元件以最小化交叉导线。交叉不可避免时，确保交叉点没有连接点。
每个实际连接都必须有可见的连接点。优先使用 T 形连接而不是四向交叉。
从符号引脚直线前进至少一个网格点后再改变方向。
多位数据线使用总线符号，在连接处标记单个信号。
总线命名约定:
DATA[7:0] — 8 位数据总线ADDR[15:0] — 16 位地址总线GPIO[0:3] — 4 个 GPIO 引脚每个元件必须有参考标识符（位号）和值/零件号。
| 元件类型 | 前缀 | 示例 |
|---|---|---|
| 电阻 | R | R1, R2, R100 |
| 电容 | C | C1, C5, C200 |
| 电感 | L | L1, L2 |
| 二极管/LED | D | D1, D5 |
| 晶体管 | Q | Q1, Q2 |
| IC/集成电路 | U | U1, U3 |
| 连接器 | J 或 P | J1, P2 |
| 开关 | SW | SW1, SW2 |
| 晶振 | Y | Y1 |
| 保险丝 | F | F1 |
| 测试点 | TP | TP1, TP_VCC |
用描述性标签命名重要信号，解释功能而非来源。
好的网络名称:
SPI_MOSI, I2C_SDA, UART_TX, PWM_LEDVCC_3V3, VCC_5V, VCC_BATRESET_N, INT_GPIO2, CS_FLASH避免:
Net1, Net2, N$1, N$2VCC, VDD, +3V3, +5V, +12VVEE, VSS, -5V, -12VGND, AGND (模拟地), DGND (数字地), PGND (电源地)使用 IEC/IEEE 标准符号，避免自定义符号（除非必要且清晰标注）。
清晰展示电源输入、转换、滤波、分配路径。
电源入口和关键接口添加过压保护、反接保护、过流保护。
文本放置在原理图边缘或功能区域上方空白处，不遮挡导线和元件。
| 域 | 单位 | 换算 |
|---|---|---|
| 原理图 | 0.01 inch = 10 mil | 100 单位 = 1 inch |
| PCB | 1 mil | 1000 单位 = 1 inch |
推荐网格: 100 mil = 100 单位 (原理图坐标)
create() 中的 (x, y) 是符号原点/锚点，不是器件中心。引脚实际位置由符号定义决定。
绘制完成后检查：