職業分類
ソフトウェア開発者
説明
新建 Verilog 仿真项目，搭建环境。触发词包括：新建项目、建立Verilog环境、初始化工程、搭建仿真环境、新建Verilog工程
原文の言語: 中国語
更新
Ljj05170930/verilog-code-plugin
SkillsMP は Ljj05170930/verilog-code-plugin から 3 件の skill を収集しています。skill を開くとソースと詳細を確認できます。
- 記録された最新のソース活動
- SkillsMP カタログ更新
- 収集済み skills
- 3
- GitHub スター
- 0
- GitHub フォーク
- 1
このリポジトリの skills
1 件の職業カテゴリ · 100% 分類済み
収集済み skill 3 件中 3 件を表示しています。
skill
職業分類
説明
更新
職業分類
ソフトウェア開発者
説明
创建 SystemVerilog 测试平台文件。触发词包括：创建TB、写testbench、新建测试平台、生成TB、写TB、创建仿真测试文件
原文の言語: 中国語
更新
職業分類
ソフトウェア開発者
説明
编写和审查可综合的 Verilog RTL 代码。当用户要求编写、设计、实现、修复或审查任何 Verilog/RTL 模块、 硬件模块或数字逻辑时自动触发。触发词包括：写Verilog、写RTL、实现模块、设计电路、review代码、 审查Verilog、FSM、状态机、FIFO、pipeline、流水线、arbiter、仲裁器、counter、计数器、 shift register、移位寄存器、handshake、握手协议、AXI、APB、SPI、I2C、UART、 clock…
原文の言語: 中国語
更新
収集済み skill 3 件中 3 件を表示しています。