circuit-schematic-wiring-simulation

# 电路原理图设计、可见接线与仿真验证 交付符合当前要求、连接清楚、结果可复现的电路。根据任务范围执行相关阶段：用户只要分析或方案时，完成相应内容；要求实现时，继续到原生工程验证和交付。修改已有电路时保留已通过的部分，只重验受影响的功能。 ## 必须保持的约束 - **元件按照当前任务提出的要求使用或实现。** 指定型号、器件复杂度、是否允许单片机、是否允许功能等效、预算和采购要求均来自本次任务，不沿用其他项目的限制。 - **元件之间的连接由图上可见的原生电气导线决定。** 不用网络标签、跨页连接符、隐藏引脚、全局节点或模型内固定节点绑定替代外部接线。信号、电源和地均应可沿连续线路追踪；标签仅作辅助说明。 - 元件内部可以使用符合任务要求的模型或子电路；内部节点应局部化，所有外部联系经过可见引脚。禁止读写其他元件的内部节点来绕过导线。正确连接的模型应随用户改线自动重新连接，不要求用户手工修改隐藏映射。 - 分别验证电气结果、原生文件和可读性。独立网表跑通、画面看起来接通、显示数字正确，均不能单独证明整机交付通过。 - 功能等效的范围和证据必须相符；不得用目标值反向修正模型、硬编码显示答案或绕过任务要求实现的信号链。 布线与连接审查时读 [可见接线与连通性检查](references/visible-wiring.md)。使用 Multisim 时再读 [Multisim 实现注意事项](references/multisim.md)。调试、提速或准备验收时读 [验证与优化](references/verification-optimization.md)。 ## Codex 分阶段复核 实现任务须按 [阶段复核与证据记录](references/workflow-review.md) 执行。每个模块、每项修改和下列各阶段都由 Codex 在完成操作后单独复核，记录工程版本、预期、实测、证据和结论。不能以生成成功、工具返回成功或自己的设计说明代替复核。 **复核对象是当前项目实际存在的电路及其电气连接。** 按项目要求、所选器件手册、模块接口和当前实现生成适用检查项，主动查找设计或实现错误；本 skill 提供复核方法，不预设固定的器件、故障清单、测试数值或通过标准。电平、负载、时序、精度、动态响应及效率等只在项目相关时检查，并由该项目推导预期。 结论仅用“通过 / 失败 / 未验证 / 不适用”，不适用需说明理由。依赖项失败或未验证时，可以继续无关工作，但不能宣称依赖它的模块或整机通过。默认由当前 Codex 完成复核，不默认另开代理，也不把每个检查点变成人工确认。 修复后重验受影响模块及其下游；改变引脚、模型、布线、时序或仿真设置时，旧的相关通过记录失效。先取得新证据，再推进。分别取得项目所需的电气正确性、功能、原生行为、可读性和效率证据，不能用一种结果代替其他项。 ## 1. 明确要求与验收方法 从已有对话提取功能、输入输出范围、精度、分辨率、动态响应、供电、允许器件、实物制作和交付格式。区分显示分辨率与测量准确度，为关键指标指定可观察的测试结果。 记录未覆盖的关键条件。能由上下文确定的直接采用；有明确允许的实现方式就继续工作，不重复要求确认。若关键要求无法同时满足，说明具体冲突及可行修改范围，不静默降低指标。 **复核：** 每项项目要求都有适合的检查方式、输入条件和通过依据；检查指标是否冲突或遗漏。不适用的指标不强加，未明确的关键标准不擅自编造。 ## 2. 先验证元件和实现路径 按任务要求选择下面的路径，不强制所有项目使用同一类元件： | 条件 | 实现方式 | |---|---| | 要求指定型号且有可用模型 | 使用该型号，核对版本、引脚、封装和模型端口 | | 型号确定但模型缺失 | 优先查厂商或可靠来源，在任务允许范围内导入或自建模型 | | 要求由基础器件实现 | 搭建实际子电路并验证关键内部过程 | | 允许功能等效模型 | 保留要求验证的端口、外接元件作用和动态过程，说明省略行为 | | 要求实物对照 | 按实际采购封装和厂商数据手册核对引脚、电源、驱动能力、外围元件与校准方法 | 需要核对器件规格时使用厂商数据手册；采购和库存要求按当前渠道信息核实。保存模型来源、适用条件以及符号引脚到模型端口的映射，不能仅凭名称或图形相似认定兼容。 先用一个小电路证明放置或生成元件、修改参数、连接导线、仿真、保存及重新打开均可行。涉及显示器、仪表或交互控件时，此阶段就验证其原生行为。不要等整机完成才发现文件格式或动画不受支持。 **复核：** 型号与任务、采购封装、符号脚号和模型端口相符，供电及逻辑电平兼容，模型范围有依据；实际执行接口已验证。不能把安装 skill 或 MCP、发现工具名称当作原生工程已通过。 ## 3. 设计架构并预留布局 划分电源、输入、调理、转换、控制、输出等实际需要的模块，计算关键参数并制定误差预算。给每个模块明确输入范围、输出范围、参考地、时序、负载和通过条件。 提前规划完整画布：主信号一般从左向右，供电与回流使用可见主干，相关控制放在受控模块附近。按跨模块连线数量预留通道和间距；空间不足扩大画布或调整模块位置。完整可见接线要求下，不用分页或标签隐藏拥挤的线路。 **复核：** 各模块接口方向、电平、负载、时序和参考地可匹配；误差预算及预计启动周期符合要求；画布与走线通道容得下全部外部线路。 ## 4. 分模块实现和验证 用已知输入分别检查模块输出、边界和必要的动态过程。根据模块性质选择直流、交流、瞬态或数字事件测试，保留足以复现结果的工程、参数与数据。 显示模块先输入已知码型；计数模块先输入已知脉冲；传感器或调理模块先验证输入输出关系。测试源属于测试电路，整机合并时删除已被实际上游模块替代的测试驱动。 模块在目标仿真器中通过后再连接相邻模块，检查接口电平、边沿、负载和启动状态。故障优先在最小相关子电路定位，不同时改动所有模块。 **每个模块分别复核实现与局部结果：** 核对实际原生元件、引脚、外围及求解连接，检查该模块涉及的电气约束，再比较独立计算或规格推导的预期与实际输出。按模块功能选择输入、边界、运行状态和观察量；单个正确工作点不足以证明整个项目要求都满足。 ## 5. 合并整机并核对实际连接 合并时处理重复位号、元件实例标识、模型局部作用域、端口顺序和连接器引用。使用原生导线实际连接引脚；一般绘图线条不能充当电气连接。 将“设计要求的引脚连接”“可见导线形成的连接”“目标软件实际求解的外部引脚连接”分别取得并比较。不能从同一份预设网络表复制三份数据来冒充独立检查。 在副本中选取关键线路做断线和重新接线试验：确认原生网表改变、相应传输中断或响应发生预期变化，恢复后可复现原结果。若断线后仍由隐藏绑定传输数据，修复实现方式，不能只补一条装饰线。 整机首次通过后再精修排版，并复查连通性和受影响测试。新布局应保持原有正确功能。 **每次模块间连接后复核：** 以本项目接口约定核对实际连线及电气兼容性，再以真实上游和下游负载测试受影响链路。全部模块连接后按项目要求复核整机功能；不能因各模块单独通过就认为合并后通过。 ## 6. 定位问题并优化 依照 [验证与优化](references/verification-optimization.md) 区分电路时序等待、求解耗时、模型兼容和界面显示问题。先建立有效基线，再有针对性地改变模型、分析时长、步长、探针或刷新设置。 简化程度遵守当前任务要求。元件级仿真所需的内部过程、端口依赖和外接元件作用不能为了提速被省略；允许的功能版也必须保持真实的外部接线依赖。优化后复测边界输入、连续更新和对精度敏感的过程。 软件卡死、接口无响应或重复失败没有提供新证据时，停止当前操作路径，保留已完成文件和错误记录。可继续独立分析或已验证的替代路径；用户要求卡死就停止时遵从该要求。不反复触发同一元件库问题，不擅自结束用户正在使用的软件进程。 **每次优化后复核：** 同条件比较项目相关的输出、误差和计算耗时，重验改变模型、时序或求解设置所影响的行为以及外部端口依赖。无有效基线或只缩短仿真区间时，不声称求解提速。 ## 7. 验证与交付 整机连接和功能复核后，先执行 [可见接线参考](references/visible-wiring.md) 中的自动几何检查，再由 Codex 查看最终原生整图及拥挤局部。检查重复/重合线、遮挡、交叉含义、线距、画布边界和目标尺寸可读性。修改布局后重新导出几何、比较连接并重验受影响功能；导出数据或截图不可得时记录未验证，不编造清晰度通过结论。 从最终交付路径重新打开原生工程，检查默认输入、修改输入、保存后再次打开和必要的连续运行。仿真设置与模型参数应随文件正确保存；每项结果注明来自求解数据、原生界面观察还是实物测试。 按交付约定嵌入模型或打包依赖。声称单文件可分享前，在不依赖开发目录的副本中检查运行；无法验证的依赖明确列出。 需要论文原理图时，从最终确认的电路生成，核对元件、引脚和连接一致性。仅为仿真而存在的测试源若不属于实物图，应明确记录省略项。图上保留必要型号、位号、参数和引脚，操作方法及模型范围放在图外文档。核对整图与局部输出，保证文字在目标页面尺寸可读。 最终说明给出实际文件名、输入调整方式和单位、预计首次有效输出时间、关键验证结果以及未覆盖范围。分别说明分辨率、名义模型误差、器件公差分析与实物精度，不能用显示正常证明实物全部达标。 **交付复核：** 功能、显示、连接、效率、可读性、重开及依赖记录均对应最终文件版本。用户愿意最终打开测试不免除 Codex 已能完成的检查；用户观察尚未取得时照实保留未验证项。