菜单
通用EDA设计审查系统 - 一个自成体系的多Agent并行电路网表审查框架。支持智能网表切片、并行多专家审查、防卡死监控、数据手册精确引用、双格式报告生成。适用于各种芯片（ESP32、STM32、ARM、FPGA等）和电路设计审查。触发词：EDA设计审查、电路网表审查、原理图审查、PCB审查、电路review、检查电路、硬件设计审查、电子设计自动化审查。
用 Codex 或 Claude 帮你安装 复制这段 Prompt，粘贴到 Codex、Claude 或其他助手里，让它检查 Skill 页面并帮你完成安装。
基于 SOC 职业分类
| name | EDA-Design-Review-System |
| description | 通用EDA设计审查系统 - 一个自成体系的多Agent并行电路网表审查框架。支持智能网表切片、并行多专家审查、防卡死监控、数据手册精确引用、双格式报告生成。适用于各种芯片（ESP32、STM32、ARM、FPGA等）和电路设计审查。触发词：EDA设计审查、电路网表审查、原理图审查、PCB审查、电路review、检查电路、硬件设计审查、电子设计自动化审查。 |
| read_when | ["用户需要审查EDA设计、电路原理图或PCB布局","用户需要多专家并行审查硬件设计","用户需要结合数据手册进行精确设计验证","用户需要防卡死的可靠审查流程"] |
EDA设计审查系统是一个自成体系的、智能化的多Agent并行电路网表审查框架。它不仅仅是一个Skill，而是一个完整的小系统，具备：
[文件名] 第X页，章节Y.Z，原文："..."网表文件（JSON格式）：
格式A：标准格式（推荐）
{
"components": [
{"ref": "U1", "value": "ESP32-WROOM-32", "footprint": "QFN48", "pins": ["1", "2", "3"]},
{"ref": "C1", "value": "10uF", "footprint": "0805", "pins": ["1", "2"]}
],
"nets": [
{"name": "3V3", "pins": ["U1.3", "C1.1"]},
{"name": "GND", "pins": ["U1.4", "C1.2"]}
]
}
格式B：用户connectivity格式（兼容模式）
{
"connectivity": [
{"net": "3V3", "pins": ["U1-1 (ESP32-PICO-D4-VDDA)", "C1-1 (CAP_0603_10uF)"]},
{"net": "GND", "pins": ["U1-19 (ESP32-PICO-D4-GND)", "C1-2 (CAP_0603_10uF)"]}
]
}
系统自动检测格式并进行智能转换
数据手册（PDF格式）：
1. 读取网表文件（推荐 .net，程序自动转换为JSON）
2. 智能识别功能模块边界
3. 保守过滤生成8个子网表
4. 验证切片完整性（确保无关键连接丢失）
1. 启动8个专业Agent（并行执行）
2. 每个Agent接收：子网表 + 相关数据手册
3. Agent执行深度审查，生成带精确引用的发现
4. 防卡死监控器实时监控每个Agent状态
1. 收集所有Agent的审查结果
2. 按严重性分级和模块分类
3. 生成HTML可视化报告（interactive_report.html）
4. 生成Markdown结构化报告（review_report.md）
5. 生成执行摘要（executive_summary.md）
# EDA设计审查报告
## 执行摘要
- 总问题数：24个
- Critical：2个，High：5个，Medium：8个，Low：9个
- 预计修复时间：8小时
## 详细问题列表
### 1. 电源模块问题
#### [CRITICAL] 3V3电源轨缺少去耦电容
- **位置**：U1 (ESP32) 电源引脚VDD_3V3
- **问题描述**：距离芯片超过2mm处无100nF去耦电容
- **数据手册引用**：[ESP32-WROOM-32_Datasheet.pdf] 第45页，章节7.2.1，原文："A 100nF decoupling capacitor must be placed within 2mm of each power pin."
- **修复建议**：在U1的VDD_3V3引脚旁添加100nF 0402电容
- **优先级**：立即修复
传统的心跳监控无法区分"AI正在慢慢思考复杂问题"和"脚本在等待AI回复的死锁状态"。本系统通过监控AI输出活跃度来精准识别死锁：
class AntiStuckMonitor:
"""基于AI输出活跃度的防卡死监控系统"""
def __init__(self, timeout_seconds=60):
self.timeout_seconds = timeout_seconds
self.agent_status = {} # agent_id -> 状态信息
def record_ai_output(self, agent_id, output_size=1):
"""记录AI产生了新输出"""
if agent_id in self.agent_status:
self.agent_status[agent_id]["last_ai_output_time"] = time.time()
self.agent_status[agent_id]["output_count"] += output_size
def check_timeout(self, agent_id):
"""检查Agent是否因AI无输出而卡死"""
if agent_id not in self.agent_status:
return False
status = self.agent_status[agent_id]
time_since_last_output = time.time() - status["last_ai_output_time"]
if time_since_last_output > self.timeout_seconds:
print(f"[Monitor] ⚠️ Agent {agent_id} 已卡死 {time_since_last_output:.1f}秒（AI无新输出）")
return True
return False
[文件名] 第X页，章节Y.Z，原文："..."
正确：[ESP32-WROOM-32_Datasheet.pdf] 第87页，章节9.3.2，原文："The maximum DC current for GPIO12 is 40mA."
错误：数据手册说GPIO12最大电流40mA（不可验证）
用户：请审查我的ESP32开发板设计
输入：esp32_devboard.net + ESP32-WROOM-32_Datasheet.pdf
输出：24个问题（2个Critical，5个High），8小时修复建议
用户：审查我的STM32+传感器节点设计
输入：stm32_sensor_node.net + STM32F103_Datasheet.pdf + BME280_Datasheet.pdf
输出：18个问题（1个Critical，3个High），6小时修复建议
用户：FPGA核心板原理图审查
输入：fpga_core_board.net + Xilinx_7Series_Datasheet.pdf + DDR3_Spec.pdf
输出：32个问题（3个Critical，7个High），12小时修复建议
网表解析失败
数据手册引用缺失
Agent卡死
报告生成失败
启用详细日志：
export EDA_REVIEW_DEBUG=1
python eda_review.py --verbose --log-level DEBUG
EDA设计审查系统 - 让硬件设计审查变得智能、高效、可靠！