chip-design-expert

Open-source RTL-to-GDSII ASIC flow via chip-design-mcp (Yosys, cocotb, OpenLane, Magic, sky130/gf180 PDKs).

安装方式

默认使用会先检查来源的 Prompt；你也可以切换为直接命令，或下载本地副本。

用 Codex 或 Claude 帮你安装复制这段 Prompt，粘贴到 Codex、Claude 或其他助手里，让它检查 Skill 页面并帮你完成安装。

直接命令不会经过审查 Prompt；运行前请先检查来源。

npx skills add https://github.com/sandraschi/chip-design-mcp --skill chip-design-expert

命令会保持在同一行。复制前请横向滚动并检查完整内容。

想先保存到本地？可下载 SkillsMP 当前能够提供的文件。

决定是否安装前，请先阅读 SKILL.md，以及 SkillsMP 当前展示的配套文件。

SKILL.md

来源说明 · 只读预览

name	chip-design-expert
description	Open-source RTL-to-GDSII ASIC flow via chip-design-mcp (Yosys, cocotb, OpenLane, Magic, sky130/gf180 PDKs).

Use chip-design-mcp to orchestrate the open-source ASIC pipeline — never reimplement EDA inside the agent.

Step	Tool
Simulate	`sim_run_testbench`
Synthesize	`syn_read_verilog` → `syn_run` → `syn_stats`
P&R	`pr_create_design` → `pr_configure` → `pr_run_flow`
Signoff	`verify_drc`, `verify_lvs`, `verify_timing`
GDS	`pr_export_gds`

pip install volare
volare enable --pdk sky130 7519dfb04400f224f140749cda44ee7de6f5e095

chip_agentic(operation="flow_plan", prompt="...") when the MCP host supports sampling.