菜单
Use when generating interface port PNG diagrams from Verilog module declarations. Triggers on '接口图', '端口图', 'interface gen', 'port diagram', '接口PNG', 'module snapshot'. Generates module_snapshot style port PNGs with inputs on left, outputs on right, signal names with width and direction arrows.
默认使用会先检查来源的 Prompt；你也可以切换为直接命令，或下载本地副本。
决定是否安装前，请先阅读 SKILL.md，以及 SkillsMP 当前展示的配套文件。
用 Codex 或 Claude 帮你安装 复制这段 Prompt，粘贴到 Codex、Claude 或其他助手里，让它检查 Skill 页面并帮你完成安装。
直接命令不会经过审查 Prompt；运行前请先检查来源。
npx skills add https://github.com/zhaixin244-wq/fnw --skill chip-png-interface-gen命令会保持在同一行。复制前请横向滚动并检查完整内容。
想先保存到本地？可下载 SkillsMP 当前能够提供的文件。
正在显示 SKILL.md
基于 SOC 职业分类
| name | chip-png-interface-gen |
| description | Use when generating interface port PNG diagrams from Verilog module declarations. Triggers on '接口图', '端口图', 'interface gen', 'port diagram', '接口PNG', 'module snapshot'. Generates module_snapshot style port PNGs with inputs on left, outputs on right, signal names with width and direction arrows. |
为芯片模块的每组接口生成 module_snapshot 风格的端口图 PNG。左侧放置 input 信号，右侧放置 output 信号，中间为模块名方框，信号旁标注位宽和方向箭头。
requirements.txt（pip install -r requirements.txt）.claude/skills/chip-png-interface-gen/gen_module_snapshot.py
准备接口定义：两种方式：
INTERFACES 字典（适合单项目）interfaces.json（适合多项目复用）定义接口格式：
</left> 和 </right> 分隔输入/输出（左侧=input，右侧=output）input/output 方向、可选位宽 [H:L]、信号名</left>/</right> 标记时，默认全部在左侧（输入）运行生成脚本：
# 使用脚本内嵌的 INTERFACES（输出到当前目录）
python .claude/skills/chip-png-interface-gen/gen_module_snapshot.py
# 使用外部 JSON 配置，指定输出目录
python .claude/skills/chip-png-interface-gen/gen_module_snapshot.py <json_file> <output_dir>
验证输出：确认 wd_intf_{接口名}.png 文件存在且大小 > 0。
在文档中引用：
示例 1：生成模块端口图
用户：帮我生成 data_adpt 模块的接口端口图
预期行为：读取模块端口声明，生成 wd_intf_data_adpt.png（左侧 input、右侧 output、信号名+位宽+方向箭头）
示例 2：生成子模块端口图
用户：画一个 buf_mgr 子模块的端口图，包含 clk/rst_n/data_in/data_out/valid/ready
预期行为：解析信号列表，生成 wd_intf_buf_mgr.png，input 信号在左、output 信号在右
| 场景 | 触发条件 | 处理动作 |
|---|---|---|
| 脚本依赖缺失 | pip install 失败 | 提示用户安装依赖：pip install pillow，降级为文本端口表 |
| JSON 格式错误 | 解析失败 | 标注错误行号，给出修正建议 |
| 脚本执行失败 | Python 报错 | 检查 Verilog 语法，降级为 Markdown 端口表 |
| 输出目录不存在 | 路径无效 | 自动创建目录（mkdir -p） |