Skip to main content

Zhujian-Liang/verilog-design-skill

SkillsMP は Zhujian-Liang/verilog-design-skill から 1 件の skill を収集しています。skill を開くとソースと詳細を確認できます。

記録された最新のソース活動
SkillsMP カタログ更新
収集済み skills
1
GitHub スター
24
GitHub フォーク
0

このリポジトリの skills

1 件の職業カテゴリ · 100% 分類済み

収集済み skill 1 件中 1 件を表示しています。

職業分類
電子エンジニア(コンピュータ除く)
説明

Verilog/FPGA 代码编写、审查、纠错与分析的专项技能。在需要编写、检查、纠错、分析、优化 Verilog 代码时使用,涵盖编码风格规范、时序打拍与流水线技巧、资源优化(避免除法、移位替代乘法、DSP/BRAM 映射)、复位策略、常见错误防范、像素级判定与区域级聚合模式等。触发场景:(1) 编写新的 Verilog 模块,(2) 审查或纠错已有 Verilog 代码,(3) 优化 FPGA 资源或时序,(4) 设计图像处理流水线,(5) 任何涉及 .v/.sv 文件的工作。

原文の言語: 中国語

更新
収集済み skill 1 件中 1 件を表示しています。