Skip to main content

Zhujian-Liang/verilog-design-skill

SkillsMP 已收集 Zhujian-Liang/verilog-design-skill 中的 1 个 Skill。打开任一 Skill 可查看来源和详情。

最近记录的来源活动
SkillsMP 收录数据更新
已收集 skills
1
GitHub 星标
24
GitHub Forks
0

这个仓库中的 skills

1 个职业分类 · 已分类 100%

已展示 1 / 1 个已收集 Skill。

职业分类
电子工程师(非计算机)
描述

Verilog/FPGA 代码编写、审查、纠错与分析的专项技能。在需要编写、检查、纠错、分析、优化 Verilog 代码时使用,涵盖编码风格规范、时序打拍与流水线技巧、资源优化(避免除法、移位替代乘法、DSP/BRAM 映射)、复位策略、常见错误防范、像素级判定与区域级聚合模式等。触发场景:(1) 编写新的 Verilog 模块,(2) 审查或纠错已有 Verilog 代码,(3) 优化 FPGA 资源或时序,(4) 设计图像处理流水线,(5) 任何涉及 .v/.sv 文件的工作。

更新
已展示 1 / 1 个已收集 Skill。