菜单
安路 FPGA 布局布线 flow skill。Use when: 需要执行、排查或审阅 TD 物理实现阶段的 opt_place、opt_route，确认从 gate.db 到 pr.db 的边界、输入、交付物和放行条件，判断问题属于 place、route、hold 修复、时钟/拥塞/DRC，避免把综合问题或 bitgen 交付误塞进物理实现阶段。
用 Codex 或 Claude 帮你安装 复制这段 Prompt，粘贴到 Codex、Claude 或其他助手里，让它检查 Skill 页面并帮你完成安装。
基于 SOC 职业分类
安路 FPGA 代码设计 skill。Use when: 需要把已分析清楚的需求落成一致风格的 RTL，规范接口、简化 primitive 引脚连接、保持可扩展可移植，并形成交给 anlogic-testbench 的设计交付。
安路 FPGA bitstream 生成 skill。Use when: 需要执行、排查或审阅 TD 的 bitgen、setup_debugger、export_bitgen_param、export_bid，确认从已放行的 pr.db 到 .bit/.bid/.bitgen_param.f 的边界、输入、交付物和放行条件，判断问题属于 bitgen 参数、前置 pr.db、probe/debugger 还是文件/权限，并避免把 route 或下载交付误塞进 bitstream 阶段。
Use when Anlogic FPGA verification inputs are ready and Codex needs to run ModelSim, organize `run.do` plus `wave.do`, preserve waveform artifacts, export `.vcd` from `.wlf`, and produce a pass/fail/block conclusion that is valid for downstream waveform extraction and signal comparison.
Use when Anlogic FPGA work still needs requirement decomposition, device and resource judgment, interface analysis, module partitioning, timing/data-flow planning, or upstream design direction. This stage must decide when the requirement is clear enough to hand off either to `anlogic-python-signal-pre-research` for a reference timing baseline or to later specialist Anlogic skills.
Use when Anlogic FPGA verification is already complete and Codex needs to create the TD project from validated design inputs, constraints, IP, and wrappers. This stage begins only after `anlogic-modelsim`, `anlogic-wave-signal-analyzer`, and `anlogic-signal-comparison` have produced a clean release conclusion.
安路 FPGA 综合 flow skill。Use when: 需要执行、排查或审阅 TD 综合阶段的 read_design、opt_rtl、opt_gate，确认综合阶段的输入、边界、交付物和放行条件，判断问题属于工程入口、RTL/IP、约束还是 primitive 映射，并避免把 place、route、bitgen 的等待和动作误塞进综合阶段。
| name | anlogic-place-route |
| description | 安路 FPGA 布局布线 flow skill。Use when: 需要执行、排查或审阅 TD 物理实现阶段的 opt_place、opt_route，确认从 gate.db 到 pr.db 的边界、输入、交付物和放行条件，判断问题属于 place、route、hold 修复、时钟/拥塞/DRC，避免把综合问题或 bitgen 交付误塞进物理实现阶段。 |
把综合交付的 *_gate.db 推进到物理实现交付物 *_pr.db，并只对 opt_place -> opt_route 两个阶段负责。
依据 TD 6.2.1 官方脚本：
DefaultFlow.tcl 的后半段是 opt_place -> opt_route -> bitgenPRFlow.tcl 也把 place-route 与 bitgen 分开MultiSeed.tcl 只覆盖 opt_place -> opt_route -> bitgen，并且 place-route 直接消费上游 *_gate.db因此，本 skill 的边界固定为：
*_gate.db 及其相关约束和 run 上下文*_place.db、*_pr.db、物理时序/异常报告与放行结论opt_place、opt_route 是否真正闭环*_pr.dbroute_flow.status、时序报告、异常报告与 marker 的一致性结论anlogic-create-bitstreamgate.db 本身是否正确，除非入口数据库明显失配.bitgen.end.f、.bit、.bitgen_param.f满足下面任一条件，就应停在线路实现阶段给出结论，而不是继续无效等待：
.error.f 已表明 place/route 失败route_flow.status 或关键时序/异常报告已表明结果不可放行*_pr.db 未生成或不是本轮有效产物anlogic-synthesis 的有效 *_gate.db.prj 或 phy_1 run 目录device_name、package_name、可选 speed*_place.db*_pr.db*_place.ts*_place.timing*_phy.ts*_pr.timing*_exception.timingroute_flow.statusplace_flow.status、route.qor、route_clock_utilization.txtanlogic-create-bitstream 只应从已放行的 *_pr.db 开始DefaultFlow.tcl 的 bitgen_fun 明确在 opt_route 之后才运行PRFlow.tcl 里 bitgen 也在 export_db ${prj_name}_pr.db 之后才进入这意味着：
.bit、.bid、.bitgen_param.f，就不能继续停在 place-route skill*_pr.db 或 route 结论还不可信，就不能把问题推给 bitstreamDefaultFlow.tcl物理实现阶段真实命令顺序是：
prepare
import_deviceopen_project / open_project ... -noanalyzeimport_dbopt_place_fun
commit_param -step placeinsert_debuggerread_adcplaceupdate_timing -mode manhattanreport_timing_statusreport_timing_summaryreport_area -io_infoflow_status -file place_flow.statusreport_clock_utilizationflow_continue_check -step placeexport_db ${prj_name}_place.dbopt_route_fun
commit_param -step routeset_param route fix_hold offrouteflow_continue_check -step routefix_holdset_param route fix_hold onreport_qorreport_area -io_infoupdate_timing -mode finalreport_timing_statusreport_timing_summaryreport_timing_exceptioncheck_timing -verboseflow_status -file route_flow.statusreport_clock_utilizationexport_db ${prj_name}_pr.db关键结论：
place_flow.status 与 route_flow.status 是本阶段内部证据export_db ${prj_name}_pr.db 是 place-route 的正式交付bitgen 之后的任何产物都不属于本 skill 的交付PRFlow.tcl它证明 PR 模式下 place-route 仍是独立阶段：
opt_place 前会 import_db -link -mode ooc -inst ... _gate.dbopt_route 后会导出 *_pr.db 与 static_pr.dbbitgen 仍然在 place-route 闭环之后关键结论：
import_db -link、place -eco、route -eco 之后，仍属于 place-routestatic_pr.db 还没生成，就不能把问题推进到 bitgenMultiSeed.tcl它证明 multi-seed 是 place-route 的变体，不是 bitstream 的一部分：
prepare 直接 import_db $parent/${prj_name}_gate.dbopt_place、opt_route 完成后才 bitgen关键结论：
fix_hold、route.qor 都属于 place-route 域只有当问题仍落在下面两段之一时，才留在本 skill：
opt_placeopt_route如果用户已经在问：
bitgensetup_debuggerexport_bitgen_param.bit那已经越过本 skill 边界，应切到 anlogic-create-bitstream 或 anlogic-download。
phy_1 目录里的 Tcl、bat、日志、marker、数据库和状态文件固定检查顺序：
*_gate.db 是否来自本轮综合、器件配置是否一致opt_placeopt_routeplace_flow.statusroute_flow.status*_pr.db*_pr.timing*_exception.timing最终结论必须显式二选一：
允许放行到 anlogic-create-bitstream停留在 anlogic-place-route 修复不要给模糊说法，例如“route 看着差不多”。
opt_place重点确认：
placeupdate_timing -mode manhattanreport_timing_statusreport_timing_summaryreport_area -io_infoflow_status -file place_flow.statusflow_continue_check -step place常见失败归因：
*_gate.db 被错误导入交付要求：
*_place.db 生成.opt_place.end.f 存在flow_continue_check，结论未被其拦截opt_route重点确认：
routefix_holdreport_qorreport_timing_statusreport_timing_summaryreport_timing_exceptioncheck_timing -verboseflow_status -file route_flow.statusexport_db ${prj_name}_pr.db常见失败归因：
route 未完成或 route 状态明确失败*_pr.db 没有得到本轮有效更新交付要求：
route_flow.status 存在且可解释*_pr.db 为本轮有效产物*_pr.timing、*_exception.timing 存在.opt_route.end.f 存在关注这些文件：
.opt_place.begin.f.opt_place.end.f.opt_place.error.f.opt_route.begin.f.opt_route.end.f.opt_route.error.f等待规则：
.error.f，直接按当前阶段失败处理ERROR、FATAL、failed、cannot、unable to、minidump，且 .end.f 未生成，不继续等.begin.f 没有 .end.f，并且日志、状态文件、*_pr.db、*_pr.timing 连续两轮都无变化，按卡住或异常中断处理.bit 没出来就继续停在 place-route skillbitgen 失败就回头否定已经放行的 route，除非 route 交付本身缺失*_pr.db 存在就宣告 route 成功fix_hold 当成 route 前默认常开参数flow_continue_check 的拦截信号完成任务时至少给出：
opt_place、opt_route 还是已经越界到 bitstream*_pr.db 是否已生成且是否为本轮有效交付*_place.timing、*_pr.timing、*_exception.timing、route_flow.status 分别在哪里.error.fanlogic-create-bitstreamanlogic-synthesisanlogic-timing-constraintsgate.db 或综合入口不一致，回切 anlogic-synthesisanlogic-create-bitstreamanlogic-downloadanlogic-learningsPHY-*、时钟资源、IOCLK、拥塞、hold 等高频告警时