chip-low-power-architect
Use when designing low-power architecture for chip modules. Triggers on '低功耗', 'UPF', '功耗域', 'power domain', 'isolation', 'retention', 'clock gating', 'power gating'. Designs power domain partitioning, isolation/retention strategy and UPF.
معلومات المصدر
- المستودع
- zhaixin244-wq/fnw
- آخر نشاط في المصدر
- ١٨ مايو ٢٠٢٦ في ٠٨:٢٥
- لغة SKILL.md المكتشفة
- الصينية
- النجوم
- ٢٧
- التفرعات
- ٩
خيارات التثبيت
يُحدَّد Prompt الذي يراجع المصدر أولًا بشكل افتراضي. يمكنك التبديل إلى أمر مباشر أو تنزيل نسخة محلية.
مراجعة ملفات المصدر
اقرأ SKILL.md وأي ملفات مرافقة يعرضها SkillsMP قبل أن تقرر التثبيت.