londey/ecp5-sv-yosys-verilator-skill

SkillsMP は londey/ecp5-sv-yosys-verilator-skill から 1 件の skill を収集しています。skill を開くとソースと詳細を確認できます。

londey のプロフィール GitHub で見る

記録された最新のソース活動: 2026年3月28日 03:17

SkillsMP カタログ更新: 2026年9月10日 08:02

収集済み skills: 1

GitHub スター: 0
GitHub フォーク: 0

このリポジトリの skills

ソフトウェア開発者

1 件の職業カテゴリ · 100% 分類済み

skill

職業分類

説明

更新

ecp5-sv-yosys-verilator

ソフトウェア開発者

Use this skill whenever writing, reviewing, or debugging SystemVerilog for Lattice ECP5 FPGAs that must be compatible with both Yosys (nextpnr synthesis) and Verilator (simulation). Covers ECP5-specific primitives (EHXPLLL, DP16KD, PDPW16KD, MULT18X18D,…

原文の言語: 英語

2026-03-28

収集済み skill 1 件中 1 件を表示しています。