londey/ecp5-sv-yosys-verilator-skill

O SkillsMP coletou 1 skills de londey/ecp5-sv-yosys-verilator-skill. Abra uma skill para revisar a origem e os detalhes.

Perfil de londey Ver no GitHub

Última atividade de origem registrada: 28 de março de 2026 às 03:17

Catálogo do SkillsMP atualizado: 10 de setembro de 2026 às 08:02

skills coletadas: 1

Estrelas no GitHub: 0
Forks no GitHub: 0

Skills neste repositório

Desenvolvedores de software

1 categorias ocupacionais · 100% classificado

skill

ocupação

descrição

atualizado

ecp5-sv-yosys-verilator

Desenvolvedores de software

Use this skill whenever writing, reviewing, or debugging SystemVerilog for Lattice ECP5 FPGAs that must be compatible with both Yosys (nextpnr synthesis) and Verilator (simulation). Covers ECP5-specific primitives (EHXPLLL, DP16KD, PDPW16KD, MULT18X18D,…

Idioma do texto original: inglês

2026-03-28

Mostrando 1 de 1 skills coletadas.