londey/ecp5-sv-yosys-verilator-skill

SkillsMP hat 1 Skills aus londey/ecp5-sv-yosys-verilator-skill gesammelt. Öffne einen Skill, um Quelle und Details zu prüfen.

londey-Profil Auf GitHub ansehen

Letzte erfasste Quellaktivität: 28. März 2026 um 03:17

SkillsMP-Katalog aktualisiert: 10. September 2026 um 08:02

gesammelte Skills: 1

GitHub-Stars: 0
GitHub-Forks: 0

Skills in diesem Repository

Softwareentwickler

1 Berufskategorien · 100% klassifiziert

Skill

Beruf

Beschreibung

Aktualisiert

ecp5-sv-yosys-verilator

Softwareentwickler

Use this skill whenever writing, reviewing, or debugging SystemVerilog for Lattice ECP5 FPGAs that must be compatible with both Yosys (nextpnr synthesis) and Verilator (simulation). Covers ECP5-specific primitives (EHXPLLL, DP16KD, PDPW16KD, MULT18X18D,…

Quellsprache: Englisch

2026-03-28

Es werden 1 von 1 gesammelten Skills angezeigt.