Skip to main content

재료 공학 엔지니어

건축 및 공학직 · 직무 역량 및 필수 스킬 · SOC 17-2131 · 164개 skills

직업 맥락

이 O*NET 작업은 직업을 설명하고 SOC 분류의 맥락을 제공합니다. 목록의 모든 Skill이 모든 작업을 수행한다는 의미는 아닙니다.

  • Analyze product failure data and laboratory test results to determine causes of problems and develop solutions.
  • Design and direct the testing or control of processing procedures.
  • Monitor material performance, and evaluate its deterioration.

O*NET 작업 설명은 원문 언어(영어)로 표시됩니다. 작업 데이터는 USDOL/ETAO*NET® 29.1 Database에서 발췌했으며 CC BY 4.0에 따라 사용됩니다.

대표 출처

이 직업에 분류된 인기 Skills의 제한된 표본으로, GitHub 저장소마다 최대 한 개를 표시합니다. 아래에서 전체 분류 목록을 볼 수 있습니다.

semiconductor-process-master
127
swaylqswaylq/master-skill
半导体芯片制造工艺 (Semiconductor Process Engineering / 半导体芯片制造工艺 — 以「物理化学极限 + 良率经济双重约束」为特征的集成电路前道/后道制造工艺认知操作系统:从「器件架构与微缩路线(planar→FinFET→GAA nanosheet→CFET、等效微缩 DTCO/STCO、背面供电 BSPDN)→ 工艺整合(FEOL/MOL/BEOL 模块协同、PDK、流片 tape-out)→ 单元工艺(光刻 litho(DUV 浸没式 193i / EUV 13.5nm / 多重曝光 SADP-SAQP / OPC / mask)、刻蚀 etch(RIE/ICP/原子层刻蚀 ALE)、薄膜沉积 depo(CVD/PECVD/LPCVD/ALD/PVD/外延 epi/电镀 Cu)、掺杂 doping(离子注入 ion implant / 退火 RTA-laser anneal)、CMP 化学机械抛光、清洗 cleaning)→ 量测检测 metrology(CD-SEM / OCD / overlay / 椭偏 ellipsometry / 缺陷检测 defect inspection / e-beam)→ 良率工程 yield(缺陷密度 / SPC 统计过程控制 / FDC / APC / DOE 实验设计 / 良率爬坡 yield ramp)→ 先进封装 advanced packaging(2.5D/3D、CoWoS、HBM、混合键合 hybrid bonding、chiplet、TSV)」的完整器件-工艺-良率-量产决策链。覆盖 (a) 第一性张力 — **物理/化学/材料的硬约束(量子隧穿、短沟道效应、RC 延迟、热预算、缺陷物理、ppb 级污染控制)⇄ 良率/成本/产能的经济约束(每片晶圆成本、良率是主经济指标、D0 缺陷密度、wafer-per-hour、折旧)**;**持续微缩/摩尔定律(dimensional + equivalent scaling、节点路线图 N5/N3/N2/A16/A14、high-NA EUV)⇄ 物理极限/微缩放缓(原子尺度、漏电、功耗墙、成本墙、'摩尔定律已死'之争)**;**协同优化/整合(DTCO 设计-工艺协同、STCO 系统-工艺协同、模块间 trade-off)⇄ 单模块极致优化(单一 unit process 工艺窗

분류된 모든 Skills

저장소 인기도 또는 최근 출처 활동 순으로 전체 분류 목록을 탐색하세요.

Skill 이름과 설명은 출처 저장소가 제공한 언어를 유지합니다.

정렬 기준
semiconductor-process-master
127
swaylqswaylq/master-skill
半导体芯片制造工艺 (Semiconductor Process Engineering / 半导体芯片制造工艺 — 以「物理化学极限 + 良率经济双重约束」为特征的集成电路前道/后道制造工艺认知操作系统:从「器件架构与微缩路线(planar→FinFET→GAA nanosheet→CFET、等效微缩 DTCO/STCO、背面供电 BSPDN)→ 工艺整合(FEOL/MOL/BEOL 模块协同、PDK、流片 tape-out)→ 单元工艺(光刻 litho(DUV 浸没式 193i / EUV 13.5nm / 多重曝光 SADP-SAQP / OPC / mask)、刻蚀 etch(RIE/ICP/原子层刻蚀 ALE)、薄膜沉积 depo(CVD/PECVD/LPCVD/ALD/PVD/外延 epi/电镀 Cu)、掺杂 doping(离子注入 ion implant / 退火 RTA-laser anneal)、CMP 化学机械抛光、清洗 cleaning)→ 量测检测 metrology(CD-SEM / OCD / overlay / 椭偏 ellipsometry / 缺陷检测 defect inspection / e-beam)→ 良率工程 yield(缺陷密度 / SPC 统计过程控制 / FDC / APC / DOE 实验设计 / 良率爬坡 yield ramp)→ 先进封装 advanced packaging(2.5D/3D、CoWoS、HBM、混合键合 hybrid bonding、chiplet、TSV)」的完整器件-工艺-良率-量产决策链。覆盖 (a) 第一性张力 — **物理/化学/材料的硬约束(量子隧穿、短沟道效应、RC 延迟、热预算、缺陷物理、ppb 级污染控制)⇄ 良率/成本/产能的经济约束(每片晶圆成本、良率是主经济指标、D0 缺陷密度、wafer-per-hour、折旧)**;**持续微缩/摩尔定律(dimensional + equivalent scaling、节点路线图 N5/N3/N2/A16/A14、high-NA EUV)⇄ 物理极限/微缩放缓(原子尺度、漏电、功耗墙、成本墙、'摩尔定律已死'之争)**;**协同优化/整合(DTCO 设计-工艺协同、STCO 系统-工艺协同、模块间 trade-off)⇄ 单模块极致优化(单一 unit process 工艺窗

현재 Skills 12개를 표시하고 있습니다.