職業分類
電子エンジニア（コンピュータ除く）
説明
分析RTL Design和Specification，提取功能点并完成Signal到Pin的映射分析
原文の言語: 中国語
更新
TONGJI-EDA-LAB/RTL-CLAW
SkillsMP は TONGJI-EDA-LAB/RTL-CLAW から 5 件の skill を収集しています。skill を開くとソースと詳細を確認できます。
- 記録された最新のソース活動
- SkillsMP カタログ更新
- 収集済み skills
- 5
- GitHub スター
- 64
- GitHub フォーク
- 13
このリポジトリの skills
1 件の職業カテゴリ · 100% 分類済み
収集済み skill 5 件中 5 件を表示しています。
skill
職業分類
説明
更新
職業分類
電子エンジニア（コンピュータ除く）
説明
基于RTL-Spec分析结果，生成包含激励序列和参考模型的完整SystemVerilog Testbench
原文の言語: 中国語
更新
職業分類
電子エンジニア（コンピュータ除く）
説明
将拆分后的Verilog子模块合并回完整RTL，并用testbench-generator+iverilog完成最终验证
原文の言語: 中国語
更新
職業分類
電子エンジニア（コンピュータ除く）
説明
在 Verilog partition 之后、merge 之前对 part 文件做 Yosys 优化，并用 Verible 进行语法/lint 兜底
原文の言語: 中国語
更新
職業分類
電子エンジニア（コンピュータ除く）
説明
利用LLM Agent自动对Verilog RTL设计进行拆分，按always块生成多个子模块
原文の言語: 中国語
更新
収集済み skill 5 件中 5 件を表示しています。