在 Manus 中运行任何 Skill
一键导入
一键导入
一键在 Manus 中运行任何 Skill
开始使用GitHub 仓库
RTL-CLAW
RTL-CLAW 收录了来自 TONGJI-EDA-LAB 的 5 个 skills，并提供仓库级职业覆盖和站内 skill 详情页。
已收集 skills
5
Stars
59
更新
2026-03-25
Forks
11
职业覆盖
1 个职业分类 · 已分类 100%
仓库浏览
这个仓库中的 skills
创作者/仓库/skill
skill
职业分类
描述
更新
rtl-spec-analyzer
电子工程师（非计算机）
分析RTL Design和Specification，提取功能点并完成Signal到Pin的映射分析
2026-03-25
testbench-generator
电子工程师（非计算机）
基于RTL-Spec分析结果，生成包含激励序列和参考模型的完整SystemVerilog Testbench
2026-03-25
verilog-merge
电子工程师（非计算机）
将拆分后的Verilog子模块合并回完整RTL，并用testbench-generator+iverilog完成最终验证
2026-03-25
verilog-optimization
电子工程师（非计算机）
在 Verilog partition 之后、merge 之前对 part 文件做 Yosys 优化，并用 Verible 进行语法/lint 兜底
2026-03-25
verilog-partition
电子工程师（非计算机）
利用LLM Agent自动对Verilog RTL设计进行拆分，按always块生成多个子模块
2026-03-25